数据采集部分㈣是本设计的核心部分，本设计采用BB公司的8位AD,试验中让AD完成数据采集，采集完数据送往FIFO,通过FIFO中继再送往单片机，FIFO是一种双口RAM,它没有地址线，随着写入数据或者读取数据而使地址指针进行递增或者递减来实现寻址，两者中间接了一个缓冲器，这样可以起到数据缓冲作用，在MCU与AD之间接入FIFO的作用是起到数据缓冲的作用，因为AD的时钟高于MCU的工作频率，所以让AD和FIFO同步工作来存储AD转换的输出数据，实验中AD与FIFO的时钟同步，来自于ALE引脚，为了使时钟更加稳定，可以让ALE信号先经过与门再送往采集存储模块；FIFO有3个标志位引脚，FF满标志，HF半满标志以及EF空标志，本设计只利用了FF满标志，当FIFO存满时通知单片机来读取数据，这是单片机使FIFO的写使能禁止，只来读取数据以显示。